هل الأفعى الكاملة هي نفس المسلسل؟ إذا لم يكن هناك ما هو الفرق بينهما؟ وأيضاً الفرق بين الأفعى المتوازية والكاملة؟


الاجابه 1:

الأفعى الكاملة (FA) هو الاسم الذي يعارض نصف الأفعى (HA).

يلخص FA مجموعتي بت (A، B) بالإضافة إلى بت حمل (Cin) وينتج بت واحد للنتيجة (S) ومخرج واحد للحمل (Cout ، الصورة أدناه ، يتجاهل القيم "0" في المخرجات).

يقوم HA بجمع وحدتي إدخال (A ، B ، عدم إدخال الإدخال) وإخراج بت واحد للنتيجة (Sum) ومخرج حمل واحد (حمل). (الصورة أدناه ، تجاهل مرة أخرى القيم "0" في المخرجات).

لاحظ أنه يمكن بناء أفعى كاملة مع اثنين من الإضافات نصف وبوابة OR.

لتلخيص عدد صحيح موجب مع عدد معين من البتات ، تقوم بسلسلة عدد متساوٍ من المضافات الكاملة ، ولكن يمكن أن يكون الإعلان الأول في السلسلة (الذي يجمع LSBs) عبارة عن HA لأن إدخال الحمل الأولي هو "0". تدعى سلسلة الإضافات هذه بـ "ripple carry adder" لأن التغييرات في مخرجات الحمل تموج على طول السلسلة من LSBs إلى MSBs. أعتقد أن هذا هو المسلسل الذي تطرحه في السؤال (سلسلة الوظائف المضافة عبارة عن ترتيب تسلسلي للكتل). أدناه هي الصورة.

تتمثل الخاصية اللطيفة لهؤلاء المضافون في أنها نموذجية تمامًا ، على سبيل المثال ، إذا كانت هناك حاجة لتلخيص الكلمات بمزيد من البتات ، فنحن فقط نضيف المزيد من الأرقام FA إلى السلسلة.

هناك العديد من المتغيرات من إضافات حمل ripple ، مثل ad-look-forward adder ، و ad skip adder و Manchester سلسلة adder (راجع http: //users.encs.concordia.ca/~ ....). الهدف من هذه الاختلافات هو تسريع "تموج" الحمل على طول سلسلة من الإضافات ، لأن التأخير التام في النهاية يحد من سرعة الأفعى.

أخيرًا ، يشير المصطلح الموازي عادةً إلى معلن له مدخلات n-bit ، لذلك عندما يُنظر إليه ككتلة ، يُنظر إليه على أنه مُعَلِّم بكلمتين n-bit على التوازي وينتج كلمة (n + 1) بت. يمكن أن يكون الإدراك "الداخلي" للإعلان هو أحد العناصر المذكورة بالفعل أو غيرها.

تم التقاط الصور من حلبة Half Adder و Full Adder Circuit التي تتضمن شرحًا أعمق لأعمال اتحاد كرة القدم و HA.


الاجابه 2:

يمكّنك الأفعى الكاملة من إضافة ثلاث وحدات بت.

A0 + B0 + Co [C0 يجري حمل ، A0 و B0 تضاف]

إذا كنت تتالي مثل هذه الإضافات الكاملة المتعددة ، فستحصل على adder التسلسلي (ويعرف أيضًا باسم Ripple Adder).

مثلا تريد إضافة A3A2A1A0 مع B3B2B1B0.

أولاً ، ستحدث A0 + B0 + C0 (حمل C0 اختياري) ، مما يؤدي إلى توليد S-S وكذلك حمل C1.

، A1 + B1 + C1 سيحدث توليد S-S1 وكذلك تحمل C2.

بهذه الطريقة ، سوف نحصل على S3S2S1S0 وأخيراً ، كاري C4.

المشكلة مع المسلسل الأفعى هو واضح تماما. للقيام بجزء المبلغ ، يجب عليه الانتظار لحمل الحالة السابقة. (لإضافة A3 و B3 ، فإنه يحتاج إلى C3 كما هو موضح في الشكل أدناه)

 يحاول Parallel Adder (يُعرف أيضًا باسم Carry unit Carry unit) استنباط Carry للمراحل التالية مقدمًا ويزيل التأخير الناتج في حالة الأفعى التسلسلية. يتم ذلك عن طريق إدخال أجهزة إضافية. المزيد عن ذلك هنا-

الأفعى (الإلكترونيات)


الاجابه 3:

مرحبًا ، يمكنك القيام ببعض الأفعى باستخدام هذه الخطط:

كما يمكنك أن تفعل ذلك باستخدام الترانزستورات:

هنا هو أداء المشروع النهائي:

مظاهرة يوتيوب: 1 بت الأفعى مع حملها وتنفيذها

من أجل الحصول على إعلان كامل ، تحتاج إلى هذه الدائرة وثلاثة سجلات ، وسجالتين لحفظ الرقمين وواحد لوضع النتيجة. ستحتاج أيضًا إلى دائرة لإضافة موضع البتات إلى الموضع ، على سبيل المثال بالنسبة لسجلين من 8 بتات ، يمكنك استخدام سجل الإزاحة لبت واحد من "1".